summaryrefslogtreecommitdiff
path: root/tests/examplefiles/verilog/example_coq.v.output
blob: c3732c91ed417ee6e6175e64db2a2282888751d0 (plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
'Lemma'       Name
' '           Text.Whitespace
'FalseLemma'  Name
' '           Text.Whitespace
':'           Operator
' '           Text.Whitespace
'False'       Name
' '           Text.Whitespace
'<'           Operator
'-'           Operator
'>'           Operator
' '           Text.Whitespace
'False'       Name
'.'           Punctuation
'\n'          Text.Whitespace

'tauto'       Name
'.'           Punctuation
'\n'          Text.Whitespace

'Qed'         Name
'.'           Punctuation
'\n'          Text.Whitespace

'Check'       Name
' '           Text.Whitespace
'FalseLemma'  Name
'.'           Punctuation
'\n'          Text.Whitespace