gcc/testsuite/gcc.target/riscv/rvv/base/misc_vreinterpret_vbool_vint.c


1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38

/* { dg-do compile } */
/* { dg-options "-march=rv64gcv -mabi=lp64 -O3" } */
#include "riscv_vector.h"

vbool1_t test_vreinterpret_v_i8m1_b1 (vint8m1_t src) {
  return __riscv_vreinterpret_v_i8m1_b1 (src);
}

vbool1_t test_vreinterpret_v_i16m1_b1 (vint16m1_t src) {
  return __riscv_vreinterpret_v_i16m1_b1 (src);
}

vbool1_t test_vreinterpret_v_i32m1_b1 (vint32m1_t src) {
  return __riscv_vreinterpret_v_i32m1_b1 (src);
}

vbool1_t test_vreinterpret_v_i64m1_b1 (vint64m1_t src) {
  return __riscv_vreinterpret_v_i64m1_b1 (src);
}

vbool1_t test_vreinterpret_v_u8m1_b1 (vuint8m1_t src) {
  return __riscv_vreinterpret_v_u8m1_b1 (src);
}

vbool1_t test_vreinterpret_v_u16m1_b1 (vuint16m1_t src) {
  return __riscv_vreinterpret_v_u16m1_b1 (src);
}

vbool1_t test_vreinterpret_v_u32m1_b1 (vuint32m1_t src) {
  return __riscv_vreinterpret_v_u32m1_b1 (src);
}

vbool1_t test_vreinterpret_v_u64m1_b1 (vuint64m1_t src) {
  return __riscv_vreinterpret_v_u64m1_b1 (src);
}

/* { dg-final { scan-assembler-times {vlm\.v\s+v[0-9]+,\s*0\([a-x][0-9]+\)} 8 } } */
/* { dg-final { scan-assembler-times {vsm\.v\s+v[0-9]+,\s*0\([a-x][0-9]+\)} 8 } } */