1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
|
/* { dg-do compile } */
/* { dg-options "-march=rv32gcv -mabi=ilp32d -O3" } */
#include "riscv_vector.h"
void f1 (void *base1,void *base2,void *base3,void *base4,void *out,size_t vl, size_t shift)
{
vuint16m1_t v1 = __riscv_vle16_v_u16m1 (base1, vl);
vuint16m1_t v2 = __riscv_vle16_v_u16m1 (base2, vl);
vbool16_t m1 = __riscv_vlm_v_b16 (base3, vl);
vbool16_t m2 = __riscv_vlm_v_b16 (base4, vl);
asm volatile("#" ::
: "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27", "v28");
vbool16_t v = __riscv_vmseq_vv_u16m1_b16_mu(m1,m2,v1,v2,vl);
asm volatile("#" ::
: "v0", "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27");
__riscv_vsm_v_b16 (out,v,vl);
}
void f2 (void *base1,void *base2,void *base3,void *base4,void *out,size_t vl, uint16_t shift)
{
vuint16m1_t v1 = __riscv_vle16_v_u16m1 (base1, vl);
vbool16_t m1 = __riscv_vlm_v_b16 (base3, vl);
vbool16_t m2 = __riscv_vlm_v_b16 (base4, vl);
asm volatile("#" ::
: "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27", "v28", "v29");
vbool16_t v = __riscv_vmseq_vx_u16m1_b16_mu(m1,m2,v1,shift,vl);
asm volatile("#" ::
: "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27", "v28", "v29");
__riscv_vsm_v_b16 (out,v,vl);
}
void f3 (void *base1,void *base2,void *base3,void *base4,void *out,size_t vl, size_t shift)
{
vuint16m1_t v1 = __riscv_vle16_v_u16m1 (base1, vl);
vuint16m1_t v2 = __riscv_vle16_v_u16m1 (base2, vl);
vbool16_t m1 = __riscv_vlm_v_b16 (base3, vl);
vbool16_t m2 = __riscv_vlm_v_b16 (base4, vl);
asm volatile("#" ::
: "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27", "v28");
vbool16_t v = __riscv_vmsltu_vv_u16m1_b16_mu(m1,m2,v1,v2,vl);
asm volatile("#" ::
: "v0", "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27");
__riscv_vsm_v_b16 (out,v,vl);
}
void f4 (void *base1,void *base2,void *base3,void *base4,void *out,size_t vl, uint16_t shift)
{
vuint16m1_t v1 = __riscv_vle16_v_u16m1 (base1, vl);
vbool16_t m1 = __riscv_vlm_v_b16 (base3, vl);
vbool16_t m2 = __riscv_vlm_v_b16 (base4, vl);
asm volatile("#" ::
: "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27", "v28", "v29");
vbool16_t v = __riscv_vmsltu_vx_u16m1_b16_mu(m1,m2,v1,shift,vl);
asm volatile("#" ::
: "v1", "v2", "v3", "v4", "v5", "v6", "v7", "v8", "v9",
"v10", "v11", "v12", "v13", "v14", "v15", "v16", "v17",
"v18", "v19", "v20", "v21", "v22", "v23", "v24", "v25",
"v26", "v27", "v28", "v29");
__riscv_vsm_v_b16 (out,v,vl);
}
/* { dg-final { scan-assembler-not {vmv} } } */
/* { dg-final { scan-assembler-not {csrr} } } */
|
